| 1 | 概要 | .... 4 |
| 1.1 | 研究の位置付け | .... 4 |
| 1.2 | 開発方針 | .... 4 |
| 1.3 | 本報告の内容 | .... 5 |
| 2 | 回路レイアウト | .... 5 |
| 2.1 | 概要 | .... 5 |
| 2.2 | 問題説明 | .... 5 |
| 2.3 | 問題の解決法 | .... 8 |
| 3 | システム全体構成と各要素の概要 | .... 9 |
| 3.1 | システム全体構成 | .... 9 |
| 3.2 | 各要素の概要 | .... 9 |
| 4 | サブシステムの説明 | .... 14 |
| 4.1 | 概要 | .... 14 |
| 4.2 | 統括機能 | .... 15 |
| 4.3 | 入力データの表現 | .... 16 |
| 4.4 | 回路ネットのプロセス化 | .... 19 |
| 4.5 | 回路ネットの階層化処理 | .... 23 |
| 4.6 | 配置処理 | .... 42 |
| 4.7 | 配線準備 | .... 48 |
| 4.8 | 電源配線 | .... 50 |
| 4.9 | 信号配線 | .... 53 |
| 4.10 | セル内配線 | .... 54 |
| 4.11 | セル内迷路法配線 | .... 56 |
| 4.12 | ライブラリ | .... 61 |
| 4.13 | 出力機能 | .... 65 |
| 4.14 | 負荷分散法 | .... 66 |
| 5 | 負荷分散法 | .... 67 |
| 6 | レイアウト実験 | .... 68 |
| 6.1 | 概要 | .... 68 |
| 6.2 | 実験計画 | .... 68 |
| 6.3 | 結果と考察 | .... 69 |
| 7 | グラフの部分構造認識方法 | .... 70 |
| 7.1 | 概要 | .... 70 |
| 7.2 | 部分グラフ認識のための探索方式 | .... 71 |
| 7.3 | 並列マシン上での実現方法 | .... 72 |
| 7.4 | 回路図への応用例 | .... 75 |
| 8 | 全体的成果概要 | .... 77 |
| 8.1 | 研究の位置付け | .... 77 |
| 8.2 | 開発方針 | .... 78 |
| 8.3 | 成果概要 | .... 80 |
| 8.4 | 残された重要課題 | .... 82 |
| 9 | 参考文献 | .... 83 |
| 10 | 付録 並列協調回路を用いた自動レイアウト実験システム | .... 85 |
| 10.1 | 緒言 | .... 85 |
| 10.2 | 並列協調レイアウト問題解決のESPによる実験 | .... 85 |
| 10.3 | レイアウト実験 | .... 87 |
| End | .... 114 |
ICOT研究論文(TR)一覧に戻る / Back to the list of ICOT Technical Reports