| 1 | はじめに | .... 2 |
| 2 | 並列キャッシュ機構 | .... 2 |
| 2.1 | 並列キャッシュ機構設計のポイント | .... 2 |
| 2.2 | 5状態並列キャッシュ | .... 3 |
| 2.3 | メモリ操作用のCPUコマンド | .... 3 |
| 2.4 | メモリ操作用のパスコマンドと応答 | .... 4 |
| 2.5 | 5状態並列キャッシュの状態遷移 | .... 4 |
| 3 | ロック機構 | .... 4 |
| 3.1 | ロック機構設計のポイント | .... 4 |
| 3.2 | ロックディレクトリの状態 | .... 4 |
| 3.3 | ロック操作用のCPUコマンド | .... 4 |
| 3.4 | ロック操作用のバスコマンドと応答 | .... 4 |
| 4 | 評価 | .... 6 |
| 4.1 | 評価方法 | .... 6 |
| 4.2 | 並列キャッシュの構成 | .... 6 |
| 4.3 | 評価プログラムの特性 | .... 6 |
| 5 | KL1のメモリ参照特性の評価 | .... 6 |
| 5.1 | 名目バス使用率とキャッシュ・ミスヒット率 | .... 6 |
| 5.2 | キャッシュ容量と名目バス使用率 | .... 7 |
| 5.3 | 各領域毎のメモリ参照特性 | .... 7 |
| 5.4 | キャッシュ構成と台数効果 | .... 8 |
| 5.5 | RBコマンドの効果 | .... 8 |
| 5.6 | 実行終了後のキャッシュ状態の分析 | .... 9 |
| 6 | おわりに | .... 9 |
| 参考文献 | .... 9 |
ICOT研究論文(TR)一覧に戻る / Back to the list of ICOT Technical Reports